КЛАСИФІКАЦІЯ РЕКОНФІГУРОВАНИХ ОБЧИСЛЮВАЛЬНИХ СИСТЕМ

  • І. А. Клименко Національний технічний університет України «Київський політехнічний інститут»
  • М. В. Рудницький Національний технічний університет України «Київський політехнічний інститут»
Ключові слова: реконфігурація, часткова динамічна реконфігурація, ПЛІС, реконфігуровані обчислювальні системи, FPGA, Reconfigurable Computer, Reconfigurable System on a Chip, Partial Dynamic Reconfiguration

Анотація

Запропоновано класифікацію реконфігурованих обчислювальних систем, яка ґрунтується на сучасних тенденціях збільшення продуктивності обчислювальних систем на базі ПЛІС. На підставі запропонованої класифікації визначено поняття динамічної реконфігурації, як найперспективніша технологія проектування систем на ПЛІС. Розглянуто особливості методології часткової динамічної реконфігурації та виконано порівняльний аналіз технологічних досягнень провідних виробників ПЛІС.

Біографії авторів

І. А. Клименко, Національний технічний університет України «Київський політехнічний інститут»
канд. техн. наук, доцент, докторант
М. В. Рудницький, Національний технічний університет України «Київський політехнічний інститут»
магістрант кафедри обчислювальної техніки

Посилання

1. Estrin G. Organization of computer system: the fixed plus variable structure computer / G. Estrin. // Western Joint IREAIEE-ACM
Computer Conference (New York, May 3—5, 1960). — New York, 1960. — P. 33—40.
2. Каляев А. В. Теория цифровых интегрирующих машин и структур / А. В. Каляев. — М. : Советское радио,
1970. — 472 с.
3. Baxter R. Maxwell — a 64 FPGA Supercomputer / R. Baxter, S. Booth, M. Bull, A. Trew [and all]. // Adaptive Hardware
and Systems, 2007 (AHS 2007). (Edinburgh, August 5—8, 2007). — IEEE Computer Society, 2007. — P. 287—294.
4. Каляев И. А. Высокопроизводительные реконфигурируемые вычислительные системы на основе плис Virtex-6 и
Virtex-7 / И. А. Каляев, А. И. Дордопуло, И. И. Левин, Е. А. Семерников // Параллельные вычислительные технологии
(ПаВТ’2012) (Новосибирск, 26—30 марта 2012 г.). — Челябинск : Издательский центр ЮУрГУ, 2012. — C. 449—458.
5. Каляев И. А. Реконфигурируемые мультиконвейерные вычислительные структуры / И. А. Каляев, И. И. Левин,
Е. А. Семерников, В. И. Шмойлов. — М. : ЮНЦ РАН, 2008. — 420 с.
6. Guan N. Schedulability analysis of preemptive and nonpreemptive EDF on partial runtime-reconfigurable FPGAs /
N. Guan, Q. Deng, Z. Gu, W. Xu [and all]. // ACM Transactions on Design Automation of Electronic Systems. — New York,
ACM, 2008 — Volume 13, No. 4, Article 56.
7. Дунець Р. Б. Проблеми побудови частково реконфігурованих систем на ПЛІС / Р. Б. Дунець, Д. Я. Тиханський //
Радіоелектронні і комп’ютерні системи, 2010. — № 7 (48). — C. 200—204.
8. Дунець Р. Б. Дослідження часткової реконфігурації ПЛІС / Р. Б. Дунець, Д. Я. Тиханський // Радіоелектронні і
комп’ютерні системи, 2009. — № 6 (40). — C. 240—244.
9. Баркалов А. А. Классификация реконфигурируемых вычислительных систем / А. А. Баркалов, Р. В. Мальчева,
А. А. Гриценко // III научно-практическая конференция «Донбасс 2020: Наука и Техника — Производству» (Донецк, 3—
4 февраля 2006). — Донецк : ДонНТУ Министерства образования и науки, 2006. — C. 473—478.
10. Палагин А. В. Реконфигурируемые вычислительные системы: Основы и приложения / А. В. Палагин, В. Н. Опа-
насенко. — К. : Просвіта, 2006. — 280 с.
11. Lie W. Dynamic partial reconfiguration in FPGAs / W. Lie, Wu Feng-yan. // Third International Symposium on
Intelligent Information Technology Application (ІІТА 09) (NanChang, China, November 21—22, 2009). — IEEE Computer
Society Washington, 2009. — Volume 2. — P. 445—448.
12. Azarian A. Reconfigurable computing architecture survey and introduction / A. Azarian, M. Ahmadi // Computer Science
and Information Technology, 2009 (ICCSIT 2009). (2nd IEEE International Conference, August 8 — 11, 2009). — IEEE
Computer Society, 2009. — P. 269—274.
13. Hussain H. M. Novel Dynamic Partial Reconfiguration Implementation of K-Means Clustering on FPGAs: Comparative
Results with GPPs and GPUs / H. M. Hussain, K. Benkrid, A. Ebrahim, A. T. Erdogan [and all]. // International Journal of
Reconfigurable Computing. — Hindawi Publishing Corporation, 2012. — Volume 2012, Article ID 135926, 15 pages.
14. Saldana M. Using Partial Reconfiguration and Message Passing to Enable FPGA-Based Generic Computing Platforms /
M. Saldana, A. Patel, H. J. Liu, P. Chow // International Journal of Reconfigurable Computing. — Hindawi Publishing
Corporation, 2012. — Volume 2012, January 2012. Article No. 3.
15. Bassiri M. Mitigating reconfiguration overhead in on-line task scheduling for reconfigurable computing systems /
M. M. Bassiri, S. H. Shahhoseini // Computer Engineering and Technology (ICCET). (2nd International Conference, Jodhpur,
India, 16—18 April 2010). — IEEE Computer Society, 2010. — Volume 4. — P. 4—402.
16. Wang X. Migration between Software and Hardware Task on Preemptive Multitasking CPU/FPGA Hybrid Architecture /
X. Wang, D. Feng, C. Tian-zhou, Hu Tong-sen // High Performance Computing and Communication & 2012 IEEE 9th
International Conference on Embedded Software and Systems (HPCC-ICESS). (Liverpool, 25—27 June 2012). — IEEE
Computer Society, 2012. — P. 1329—1336.
17. Fons Lluís F. Embedded electronic systems driven by run-time reconfigurable hardware: дис. д-ра техн. наук :
21.03.2012 / F. Fons Lluís; Universitat Rovira I Virgili. — Tarragona, 2012. — 242 p.
18. Upegui Posada A. Dynamically reconfigurable bio-inspired hardware: Doctor of Science in Electronics Thesis :
13.10.2006 / A. E. Upegui Posada; École Polytechnique Federale De Lausanne. — 2006. — 187 p.
19. Stratix V Partial Reconfiguration [Електронний ресурс]. — Altera wiki, 2014. — Режим доступу:
http://www.alterawiki.com/wiki/Stratix_V_Partial_Reconfiguration.
20 32. About Partial Reconfiguration [Електронний ресурс]. — Altera Quartus II Help, 2014. — Режим доступу :
http://quartushelp.altera.com/13.0/master.htm#mergedProjects/comp/comp/comp_about_part_reconfig.htm?GSA_pos=1&WT.os
s_r=1&WT.oss=partial reconfiguration
21. Gonzalez I. Dynamically Reconfigurable Coprocessors in FPGA-based Embedded Systems: Doctor of Science in
Electronics Thesis : 21.03.2006 / I. Gonzalez; Universidad Autónoma de Madrid. — Madrid, 2006. — 56 p.
22. Schleupen K. Dynamic Partial FPGA Reconfiguration in a Prototype Microprocessor System / K. Schleupen, S. Lelaich,
R. Mannion, G. Zhi [and all]. // Field Programmable Logic and Applications, 2007. (FPL 2007). (Amsterdam, 27—29 August
2007). — IEEE Computer Society, 2007. — P. 533—536.
23. Paiz Gatica C. V. Dynamically Reconfigurable Hardware for Embedded Control Systems: Doctor of Science in
Electronics Thesis : 21.12.2012 / C. V. Paiz Gatica; Universität Bielefeld. — Bielefeld, 2012. — 220 p.
24. What’s New in Xilinx ISE Design Suite 12 [Електронний ресурс]. — Xilinx, 2014. — Режим доступу:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_3/whatsnew.htm.
25. Sverre H. Framework for self reconfigurable system on a Xilinx FPGA: Master of Science in Electronics Thesis :
11.06.09 / H. Sverre; Norwegian University of Science and Technology. — Trondheim, 2009. — 59 p.
26. Partial Reconfiguration in the ISE Design Suite [Електронний ресурс]. — Xilinx, 2014. — Режим доступу:
http://www.xilinx.com/tools/partial-reconfiguration.htm.
27. Birla M. Partial run-time reconfiguration of FPGA for computer vision applications / M. Birla, K. N. Vikram. // Parallel
and Distributed Processing, 2008 (IPDPS 2008). (Miami, April 14—18, 2008). — IEEE Computer Society, 2008. — P. 1—6.
28. Тиханський Д. Я. Метод підвищення ефективності частково реконфігурованої системи / Д. Я. Тиханський,
Р. Б. Дунець, Р. В. Грица // Комп’ютерні системи та мережі: збірник наукових праць / Міністерство освіти і науки, моло-
ді та спорту України, Національний університет «Львівська політехніка»; відповідальний редактор А. О. Мельник. —
Львів : Видавництво Львівської політехніки, 2011. — C. 192—198.
29. Ming L. Run-time Partial Reconfiguration speed investigation and architectural design space exploration / L. Ming,
W. Kuehn, L. Zhonghai, A. Jantsch. // Field Programmable Logic and Applications, 2009. (FPL 2009). (Prague, August 31—
September 2, 2009). — IEEE Computer Society, 2009. — P. 498—502.
30. Abidine El Z. Self-Partial and Dynamic Reconfiguration Implementation for AES using FPGA / Z. El Abidine,
A. Ismaili, A. Moussa // IJCSI International Journal of Computer Science Issues — 2009. — Volume 2. — P. 33—40.
31. Danne K. Periodic real-time scheduling for FPGA computers / K. Danne, M. Platzner // Intelligent Solutions in
Embedded Systems. — IEEE Computer Society, 2005. — P. 117—127.
32. Berthold O. Self-reconfiguring System-on-Chip using Linux on a Virtex-5 FPGA: Master of Science Thesis : 26.04.2012
/ O. Berthold; Universität zu Berlin. — Berlin, 2012. — 101 p.
33. Wildermann S. Systematic Design of Self-Adaptive Embedded Systems with Applications in Image Processing: дис. д-ра
техн. наук : 16.04.2012 / S. Wildermann; Universitat Erlangen. — Nurnberg, 2012. — 215 p.
34. Paya-Vaya G. Dynamic Data-Path Self-Reconfiguration of a VLIW-SIMD Soft-Processor Architecture / G. Paya-Vaya,
R. Burg, H. Blume. // Workshop on Self-Awareness in Reconfigurable Computing Systems (SRCS) — Oslo, 2012. — P. 26—29.
35. Bobda C. Enabling Self-Organization in Embedded Systems with Reconfigurable Hardware / C. Bobda, K. Cheng,
F. Muhlbauer, K. Drechsler [and all] // International Journal of Reconfigurable Computing — Hindawi Publishing Corporation,
2009. — Volume 2009, Article ID 161458, 9 pages.
Як цитувати
[1]
І. Клименко і М. Рудницький, КЛАСИФІКАЦІЯ РЕКОНФІГУРОВАНИХ ОБЧИСЛЮВАЛЬНИХ СИСТЕМ, Вісник Вінницького політехнічного інституту, № 5, с. 120-128, 1.
Номер
Розділ
Інформаційні технології та комп'ютерна техніка